Description du sujet de thèse
Domaine
Défis technologiques
Sujets de thèse
Génération assistée par l'IA de simulateurs d'architectures numériques
Contrat
Thèse
Description de l'offre
Les outils de simulation d'architectures numériques reposent sur divers types de modèles, de niveaux d'abstraction différents, afin de répondre aux exigences de la co-conception et de la co-validation matériel/logiciel. Parmi ces modèles, ceux de plus haut niveau permettent la validation fonctionnelle rapide de logiciels sur les architectures cibles.
Ces modèles fonctionnels sont souvent élaborés de manière manuelle, une tâche à la fois fastidieuse et sujette aux erreurs. Lorsque des descriptions de bas niveau en RTL (Register Transfer Level) sont disponibles, elles deviennent une source à partir de laquelle des modèles de plus haut niveau, tels que les modèles fonctionnels, ou simulateurs rapides, peuvent être déduits. Des travaux préliminaires au CEA ont permis d'obtenir un prototype initial basé sur MLIR (Multi-Level Intermediate Representation), démontrant des résultats prometteurs dans la génération de fonctions d'exécution d'instructions à partir de descriptions RTL.
L'objectif de cette thèse est d'approfondir ces travaux, puis d'automatiser l'extraction des états architecturaux en s'inspirant des dernières avancées en matière d'apprentissage automatique pour l'EDA. Le résultat attendu est un flot complet de génération automatique de simulateurs fonctionnels à partir de RTL, garantissant ainsi, par construction, une consistance sémantique entre les deux niveaux d'abstraction.
Université / école doctorale
Electronique, Electrotechnique, Automatique, Traitement du Signal (EEATS)
Université Grenoble Alpes
Localisation du sujet de thèse
Site
Saclay
Critères candidat
Formation recommandée
Master II, en Computer Science, Computer Architecture, Machine Learning
Demandeur
Disponibilité du poste
01/10/2025
Personne à contacter par le candidat
JEBALI Fatma < email supprimé pour raison de sécurité >
CEA
DRT/DSCIN/DSCIN/LECA
CEA-List
Centre d'intégration Nano-INNOV
2 Boulevard Thomas Gobert
91120 PALAISEAU
(+33)1 69 08 11 80
Tuteur / Responsable de thèse
REYBOZ Marina < email supprimé pour raison de sécurité >
CEA
DRT/DSCIN/DSCIN/LIIM
CEA-List
Centre de Grenoble
17 rue des Martyrs
Grenoble Cedex 9, 38054
(+33) 4 38 78 27 68
En savoir plus
Domaine
Défis technologiques
Sujets de thèse
Génération assistée par l'IA de simulateurs d'architectures numériques
Contrat
Thèse
Description de l'offre
Les outils de simulation d'architectures numériques reposent sur divers types de modèles, de niveaux d'abstraction différents, afin de répondre aux exigences de la co-conception et de la co-validation matériel/logiciel. Parmi ces modèles, ceux de plus haut niveau permettent la validation fonctionnelle rapide de logiciels sur les architectures cibles.
Ces modèles fonctionnels sont souvent élaborés de manière manuelle, une tâche à la fois fastidieuse et sujette aux erreurs. Lorsque des descriptions de bas niveau en RTL (Register Transfer Level) sont disponibles, elles deviennent une source à partir de laquelle des modèles de plus haut niveau, tels que les modèles fonctionnels, ou simulateurs rapides, peuvent être déduits. Des travaux préliminaires au CEA ont permis d'obtenir un prototype initial basé sur MLIR (Multi-Level Intermediate Representation), démontrant des résultats prometteurs dans la génération de fonctions d'exécution d'instructions à partir de descriptions RTL.
L'objectif de cette thèse est d'approfondir ces travaux, puis d'automatiser l'extraction des états architecturaux en s'inspirant des dernières avancées en matière d'apprentissage automatique pour l'EDA. Le résultat attendu est un flot complet de génération automatique de simulateurs fonctionnels à partir de RTL, garantissant ainsi, par construction, une consistance sémantique entre les deux niveaux d'abstraction.
Université / école doctorale
Electronique, Electrotechnique, Automatique, Traitement du Signal (EEATS)
Université Grenoble Alpes
Localisation du sujet de thèse
Site
Saclay
Critères candidat
Formation recommandée
Master II, en Computer Science, Computer Architecture, Machine Learning
Demandeur
Disponibilité du poste
01/10/2025
Personne à contacter par le candidat
JEBALI Fatma < email supprimé pour raison de sécurité >
CEA
DRT/DSCIN/DSCIN/LECA
CEA-List
Centre d'intégration Nano-INNOV
2 Boulevard Thomas Gobert
91120 PALAISEAU
(+33)1 69 08 11 80
Tuteur / Responsable de thèse
REYBOZ Marina < email supprimé pour raison de sécurité >
CEA
DRT/DSCIN/DSCIN/LIIM
CEA-List
Centre de Grenoble
17 rue des Martyrs
Grenoble Cedex 9, 38054
(+33) 4 38 78 27 68
En savoir plus
