Description du sujet de thèse
Domaine
Défis technologiques
Sujets de thèse
Nouvelles méthodologies d'analyse de l'impact des défauts cristallins sur les performances électriques des dispositifs de puissance SiC
Contrat
Thèse
Description de l'offre
Dans nos études sur les dispositifs de puissance SiC, l'analyse des performances électriques sur les diodes doit prendre en compte l'impact des défauts dans le matériau au niveau de l'épitaxie et du substrat.
Dans un premier temps, le travail de thèse consistera à mettre en place des outils dédiés à nos besoins dans l'équipe SiC. Le cahier des charges de ces outils a d'ailleurs déjà été établi dans le cadre du stage actuellement en cours au sein du laboratoire LAPS. Ces outils d'IA vont pouvoir être entrainés sur des jeux de données déjà existants (lots diode SiC : avec data électriques, mappings de défauts) et compléter les analyses précédemment réalisées en " manuel ".
Dans un second temps l'utilisation des outils développés sera appliquée aux nouveaux lots fabriqués et caractérisés. L'éventail de données sera alors complété en considérant des nouvelles architectures de composants (diodes ET MOSFET de puissance), des nouvelles caractérisations des matériaux (carac. défauts issus d'autres outils en cours d'installation au Leti, voire avec des collaborateurs extérieurs : cf Ligne Pilot WBG, cf Soitec), des nouvelles entrées (images de défectivité, obtenues durant la fabrication des composants).
Notons que la démarche s'applique i) dans le cas de la puissance aux autres matériaux (GaN, diamant, Ga2O3...), ii) aussi potentiellement à toute filière de composants sur semiconducteur (mémoire, transistor, photonique, quantique...).
Université / école doctorale
Localisation du sujet de thèse
Site
Grenoble
Critères candidat
Formation recommandée
Master 2, ou Ecole d'ingénieur (avec volet IA, ML)
Demandeur
Disponibilité du poste
01/10/2026
Personne à contacter par le candidat
LE ROYER Cyrille < E-Mail aus Sicherheitsgründen gelöscht >
CEA
DRT/DCOS/SITEC/LAPS
17 rue des Martyrs
38054 Grenoble Cedex 9
04 38 78 10 66
Tuteur / Responsable de thèse
En savoir plus
https://www.linkedin.com/in/cyrille-le-royer-semiconductors/
Domaine
Défis technologiques
Sujets de thèse
Nouvelles méthodologies d'analyse de l'impact des défauts cristallins sur les performances électriques des dispositifs de puissance SiC
Contrat
Thèse
Description de l'offre
Dans nos études sur les dispositifs de puissance SiC, l'analyse des performances électriques sur les diodes doit prendre en compte l'impact des défauts dans le matériau au niveau de l'épitaxie et du substrat.
Dans un premier temps, le travail de thèse consistera à mettre en place des outils dédiés à nos besoins dans l'équipe SiC. Le cahier des charges de ces outils a d'ailleurs déjà été établi dans le cadre du stage actuellement en cours au sein du laboratoire LAPS. Ces outils d'IA vont pouvoir être entrainés sur des jeux de données déjà existants (lots diode SiC : avec data électriques, mappings de défauts) et compléter les analyses précédemment réalisées en " manuel ".
Dans un second temps l'utilisation des outils développés sera appliquée aux nouveaux lots fabriqués et caractérisés. L'éventail de données sera alors complété en considérant des nouvelles architectures de composants (diodes ET MOSFET de puissance), des nouvelles caractérisations des matériaux (carac. défauts issus d'autres outils en cours d'installation au Leti, voire avec des collaborateurs extérieurs : cf Ligne Pilot WBG, cf Soitec), des nouvelles entrées (images de défectivité, obtenues durant la fabrication des composants).
Notons que la démarche s'applique i) dans le cas de la puissance aux autres matériaux (GaN, diamant, Ga2O3...), ii) aussi potentiellement à toute filière de composants sur semiconducteur (mémoire, transistor, photonique, quantique...).
Université / école doctorale
Localisation du sujet de thèse
Site
Grenoble
Critères candidat
Formation recommandée
Master 2, ou Ecole d'ingénieur (avec volet IA, ML)
Demandeur
Disponibilité du poste
01/10/2026
Personne à contacter par le candidat
LE ROYER Cyrille < E-Mail aus Sicherheitsgründen gelöscht >
CEA
DRT/DCOS/SITEC/LAPS
17 rue des Martyrs
38054 Grenoble Cedex 9
04 38 78 10 66
Tuteur / Responsable de thèse
En savoir plus
https://www.linkedin.com/in/cyrille-le-royer-semiconductors/
