Description du sujet de thèse
Domaine
Défis technologiques
Sujets de thèse
Concilier la prédictabilité et la performance dans les architectures de processeurs pour les systèmes critiques
Contrat
Thèse
Description de l'offre
Les systèmes critiques possèdent à la fois des exigences fonctionnelles et temporelles, ces dernières garantissant que toutes les échéances sont respectées pendant l'exécution ; tout dépassement pourrait entraîner des conséquences catastrophiques. La nature critique de ces systèmes impose la mise en œuvre de solutions matérielles et logicielles spécialisées.
Cette thèse de doctorat porte sur le développement d'architectures matérielles pour systèmes critiques, appelées architectures prédictibles, capables de fournir les garanties temporelles nécessaires. Plusieurs architectures de ce type existent déjà, généralement fondées sur des pipelines in-order et intégrant soit des restrictions comportementales (par exemple, la désactivation de mécanismes de spéculation complexes), soit des spécialisations structurelles (par exemple, des caches re-designés ou une arbitrage déterministe pour l'accès aux ressources partagées). Ces restrictions et spécialisations ont inévitablement un impact sur les performances ; la conception d'architectures prédictibles doit donc traiter directement le compromis entre prédictibilité et performance. Cette thèse vise à explorer ce compromis d'une manière nouvelle, en adaptant une variante hautes performances d'un processeur in-order (CVA6) et en développant des techniques top-down pour le rendre prédictible. Les performances de tels processeurs reposent habituellement sur des mécanismes tels que la prédiction de branchement, le préchargement (prefetching) et la prédiction de valeurs, mis en œuvre à l'aide d'éléments de stockage spécialisés (par exemple, des tampons) et appuyés par des mécanismes de contrôle tels que la restauration d'état (rollback) en cas de mauvaise spéculation. Dans ce contexte, l'objectif de la thèse est de définir un schéma général de prédictibilité pour l'exécution spéculative, couvrant à la fois l'organisation du stockage et le comportement de restauration.
Université / école doctorale
Sciences et Technologies de l'Information et de la Communication (STIC)
Paris-Saclay
Localisation du sujet de thèse
Site
Saclay
Demandeur
Disponibilité du poste
01/10/2026
Personne à contacter par le candidat
ASAVOAE Mihail < e-mail verwijderd om veiligheidsredenen >
CEA
DRT/DSCIN/DSCIN/LECA
CEA Saclay Nano-INNOV
DCSIN - Point Courrier 172
Gif-sur-Yvette 91191
0169080037
Tuteur / Responsable de thèse
ASAVOAE Mihail < e-mail verwijderd om veiligheidsredenen >
CEA
DRT/DSCIN/DSCIN/LECA
CEA Saclay Nano-INNOV
DCSIN - Point Courrier 172
Gif-sur-Yvette 91191
0169080037
En savoir plus
Domaine
Défis technologiques
Sujets de thèse
Concilier la prédictabilité et la performance dans les architectures de processeurs pour les systèmes critiques
Contrat
Thèse
Description de l'offre
Les systèmes critiques possèdent à la fois des exigences fonctionnelles et temporelles, ces dernières garantissant que toutes les échéances sont respectées pendant l'exécution ; tout dépassement pourrait entraîner des conséquences catastrophiques. La nature critique de ces systèmes impose la mise en œuvre de solutions matérielles et logicielles spécialisées.
Cette thèse de doctorat porte sur le développement d'architectures matérielles pour systèmes critiques, appelées architectures prédictibles, capables de fournir les garanties temporelles nécessaires. Plusieurs architectures de ce type existent déjà, généralement fondées sur des pipelines in-order et intégrant soit des restrictions comportementales (par exemple, la désactivation de mécanismes de spéculation complexes), soit des spécialisations structurelles (par exemple, des caches re-designés ou une arbitrage déterministe pour l'accès aux ressources partagées). Ces restrictions et spécialisations ont inévitablement un impact sur les performances ; la conception d'architectures prédictibles doit donc traiter directement le compromis entre prédictibilité et performance. Cette thèse vise à explorer ce compromis d'une manière nouvelle, en adaptant une variante hautes performances d'un processeur in-order (CVA6) et en développant des techniques top-down pour le rendre prédictible. Les performances de tels processeurs reposent habituellement sur des mécanismes tels que la prédiction de branchement, le préchargement (prefetching) et la prédiction de valeurs, mis en œuvre à l'aide d'éléments de stockage spécialisés (par exemple, des tampons) et appuyés par des mécanismes de contrôle tels que la restauration d'état (rollback) en cas de mauvaise spéculation. Dans ce contexte, l'objectif de la thèse est de définir un schéma général de prédictibilité pour l'exécution spéculative, couvrant à la fois l'organisation du stockage et le comportement de restauration.
Université / école doctorale
Sciences et Technologies de l'Information et de la Communication (STIC)
Paris-Saclay
Localisation du sujet de thèse
Site
Saclay
Demandeur
Disponibilité du poste
01/10/2026
Personne à contacter par le candidat
ASAVOAE Mihail < e-mail verwijderd om veiligheidsredenen >
CEA
DRT/DSCIN/DSCIN/LECA
CEA Saclay Nano-INNOV
DCSIN - Point Courrier 172
Gif-sur-Yvette 91191
0169080037
Tuteur / Responsable de thèse
ASAVOAE Mihail < e-mail verwijderd om veiligheidsredenen >
CEA
DRT/DSCIN/DSCIN/LECA
CEA Saclay Nano-INNOV
DCSIN - Point Courrier 172
Gif-sur-Yvette 91191
0169080037
En savoir plus
