Description du poste
Domaine
Technologies micro et nano
Contrat
Stage
Intitulé de l'offre
Stage - Modélisation de mémoires DRAM haute performance pour de l'émulation-Grenoble-H/F
Sujet de stage
Le stage consiste à développer une solution qui permet d'interfacer des simulateurs de modèles DRAM réalistes avec un émulateur.
Le/La stagiaire devra se familiariser avec les environnements EDA pour la conception de circuits et permettre l'utilisation de ces simulateurs dans des plateformes d'émulation matérielles pour des architectures multicœurs à base de CPU et GPU.
Durée du contrat (en mois)
5 à 6 mois
Description de l'offre
Contexte
Dans le contexte du calcul scientifique, la puissance des ordinateurs ne cesse d'augmenter ainsi que la taille des systèmes hardware (CPU, GPU) qui sont utilisés, tant en termes de nombre de cœurs, de la complexité qui se retranscrit en un coût matériel important, et la quantité de mémoire.
Pour représenter des délais réalistes des accès mémoire de ces systèmes, plusieurs simulateurs proposent des modèles permettant de représenter les latences aléatoires de vraies mémoires (DDR5, HBM) de l'industrie.
En revanche, la taille de ces systèmes nous impose des simulations matérielles du RTL très lentes.
Dans nos travaux, nous utilisons des plateformes d'émulation matérielle pour différent projets qui permettent de tester les architectures et d'évaluer leurs performances avec un gain de temps considérable. En revanche ces plateformes ne nous permettent pas de modéliser des mémoires réalistes, nous contraignant à des modèles mémoires simplistes, très loin de la réalité.
En tant que stagiaire au CEA, vous aurez l'opportunité de travailler au sein d'un environnement de recherche de renommée mondiale. Nos équipes sont composées d'experts passionnés et dédiés, offrant un cadre propice à l'apprentissage et à la collaboration. Vous aurez accès à des équipements de pointe et à des ressources de recherche de premier ordre pour mener à bien vos missions.
Qu'attendons-nous de vous ?
Le but du stage sera de fournir une solution pour modéliser le comportement des contrôleurs mémoires et mémoires associées compatibles avec l'émulateur.
Vous serez amené à prendre en main des simulateurs DRAM de l'état de l'art et à sélectionner le plus adapté.
Puis, un prototypage dans un environnement standalone en simulation sera réalisé suivi d'une étude des performances initiales.
S'ensuivra une intégration de la solution du candidat dans une de nos plateformes d'émulation (SoC hétérogène, CPU, GPGPU).
La fin du stage sera consacrée à une étude des performances au niveau système et une optimisation de la vitesse d'émulation.
Selon les résultats et avancées du stage, une communication (2 pages) pourra être soumise dans un congrès ou un workshop.
#Cea List
Profil du candidat
Profil du candidat:
Vous préparez un diplôme de niveau BAC+4/BAC+5 (ingénieur ou master 2) dans les domaines de l'informatique et de l'électronique.
Vous êtes passionné par la recherche scientifique et technologique et êtes reconnu pour votre motivation, votre autonomie et votre curiosité.
Il est important que vous vous sentiez à l'aise avec les compétences dont vous aurez besoin, mais le stage est une formation.
Vous serez à l'aise si :
Compétences acquises à l'issue du stage:
Dans notre laboratoire, vous intégrerez une équipe pluridisciplinaire vous permettant de vous ouvrir à d'autres domaines que le HPC, comme l'IA et la physique quantique, et vous familiariser avec les différents postes de recherche. Notre équipe est conviviale et très disponible, vous pourrez vous intégrer facilement et demander conseil à n'importe qui.
Il n'y a pas de possibilités de poursuite en thèse sur ce sujet précis à la rentrée 2027, en revanche d'autres sujets de thèse seront proposés dans le laboratoire.
Conformément aux engagements pris par le CEA en faveur de l'intégration des personnes handicapées, cet emploi est ouvert à toutes et à tous. Le CEA propose des aménagements et/ou des possibilités d'organisation pour l'inclusion des travailleurs handicapés.
Localisation du poste
Site
Grenoble
Localisation du poste
France, Auvergne-Rhône-Alpes, Isère (38)
Ville
Grenoble
Critères candidat
Diplôme préparé
Bac+5 - Diplôme École d'ingénieurs
Possibilité de poursuite en thèse
Non
Domaine
Technologies micro et nano
Contrat
Stage
Intitulé de l'offre
Stage - Modélisation de mémoires DRAM haute performance pour de l'émulation-Grenoble-H/F
Sujet de stage
Le stage consiste à développer une solution qui permet d'interfacer des simulateurs de modèles DRAM réalistes avec un émulateur.
Le/La stagiaire devra se familiariser avec les environnements EDA pour la conception de circuits et permettre l'utilisation de ces simulateurs dans des plateformes d'émulation matérielles pour des architectures multicœurs à base de CPU et GPU.
Durée du contrat (en mois)
5 à 6 mois
Description de l'offre
Contexte
Dans le contexte du calcul scientifique, la puissance des ordinateurs ne cesse d'augmenter ainsi que la taille des systèmes hardware (CPU, GPU) qui sont utilisés, tant en termes de nombre de cœurs, de la complexité qui se retranscrit en un coût matériel important, et la quantité de mémoire.
Pour représenter des délais réalistes des accès mémoire de ces systèmes, plusieurs simulateurs proposent des modèles permettant de représenter les latences aléatoires de vraies mémoires (DDR5, HBM) de l'industrie.
En revanche, la taille de ces systèmes nous impose des simulations matérielles du RTL très lentes.
Dans nos travaux, nous utilisons des plateformes d'émulation matérielle pour différent projets qui permettent de tester les architectures et d'évaluer leurs performances avec un gain de temps considérable. En revanche ces plateformes ne nous permettent pas de modéliser des mémoires réalistes, nous contraignant à des modèles mémoires simplistes, très loin de la réalité.
En tant que stagiaire au CEA, vous aurez l'opportunité de travailler au sein d'un environnement de recherche de renommée mondiale. Nos équipes sont composées d'experts passionnés et dédiés, offrant un cadre propice à l'apprentissage et à la collaboration. Vous aurez accès à des équipements de pointe et à des ressources de recherche de premier ordre pour mener à bien vos missions.
Qu'attendons-nous de vous ?
Le but du stage sera de fournir une solution pour modéliser le comportement des contrôleurs mémoires et mémoires associées compatibles avec l'émulateur.
Vous serez amené à prendre en main des simulateurs DRAM de l'état de l'art et à sélectionner le plus adapté.
Puis, un prototypage dans un environnement standalone en simulation sera réalisé suivi d'une étude des performances initiales.
S'ensuivra une intégration de la solution du candidat dans une de nos plateformes d'émulation (SoC hétérogène, CPU, GPGPU).
La fin du stage sera consacrée à une étude des performances au niveau système et une optimisation de la vitesse d'émulation.
Selon les résultats et avancées du stage, une communication (2 pages) pourra être soumise dans un congrès ou un workshop.
#Cea List
Profil du candidat
Profil du candidat:
Vous préparez un diplôme de niveau BAC+4/BAC+5 (ingénieur ou master 2) dans les domaines de l'informatique et de l'électronique.
Vous êtes passionné par la recherche scientifique et technologique et êtes reconnu pour votre motivation, votre autonomie et votre curiosité.
Il est important que vous vous sentiez à l'aise avec les compétences dont vous aurez besoin, mais le stage est une formation.
Vous serez à l'aise si :
- Vous maîtrisez des langages de programmation comme C et C++
- Vous avez déjà développé en SystemC
- Vous avez déjà développé en RTL en utilisant les langages de description matérielle VHDL ou SystemVerilog
- Vous avez déjà simulé du RTL en utilisant des logiciels tels que QuestaSim / Xcelium / VCS
- Vous savez utiliser Git
- Vous savez utiliser les bases de l'environnement Linux
- Compétence obligatoire : avoir un bon niveau d'anglais, principalement en compréhension écrite.
Compétences acquises à l'issue du stage:
- Utilisation de vos connaissances en C/C++
- Utilisation des langages SystemC et SystemVerilog
- Utilisation d'un émulateur à l'état de l'art utilisé par les grands industriels du secteur.
- Utilisation de Git dans un environnement Linux
- Potentiellement, utilisation de LaTeX pour le rapport
Dans notre laboratoire, vous intégrerez une équipe pluridisciplinaire vous permettant de vous ouvrir à d'autres domaines que le HPC, comme l'IA et la physique quantique, et vous familiariser avec les différents postes de recherche. Notre équipe est conviviale et très disponible, vous pourrez vous intégrer facilement et demander conseil à n'importe qui.
Il n'y a pas de possibilités de poursuite en thèse sur ce sujet précis à la rentrée 2027, en revanche d'autres sujets de thèse seront proposés dans le laboratoire.
Conformément aux engagements pris par le CEA en faveur de l'intégration des personnes handicapées, cet emploi est ouvert à toutes et à tous. Le CEA propose des aménagements et/ou des possibilités d'organisation pour l'inclusion des travailleurs handicapés.
Localisation du poste
Site
Grenoble
Localisation du poste
France, Auvergne-Rhône-Alpes, Isère (38)
Ville
Grenoble
Critères candidat
Diplôme préparé
Bac+5 - Diplôme École d'ingénieurs
Possibilité de poursuite en thèse
Non
