Naar de inhoud gaan

Intelligence Artificielle pour la Modélisation et l'Analyse Topographique des Puces Électroniques

Onderzoek / Doctoraat 25 tot 36 maanden

Grenoble (France)

Gepubliceerd op 15 juni 2026

  • Contract

    Onderzoek / Doctoraat 25 tot 36 maanden

  • Locatie

    Grenoble (France)

  • Startdatum

    Zo snel mogelijk

  • Loon

    Informatie niet verstrekt

  • Thuiswerken

    Niet gespecificeerd

CEA illustration
Description du sujet de thèse

Domaine

Défis technologiques

Sujets de thèse

Intelligence Artificielle pour la Modélisation et l'Analyse Topographique des Puces Électroniques

Contrat

Thèse

Description de l'offre

L'inspection des surfaces de wafers est cruciale en microélectronique pour détecter les défauts affectant la qualité des puces. Les méthodes traditionnelles, basées sur des modèles physiques, sont limitées en précision et en temps de calcul. Cette thèse propose d'utiliser l'intelligence artificielle (IA) pour caractériser et modéliser la topographie des wafers, en exploitant des techniques d'interférométrie optique et des modèles avancés.

L'objectif est de développer des algorithmes d'IA capables de prédire les défauts topographiques (érosion, dishing) avec une haute précision, en s'appuyant sur des architectures comme les réseaux de neurones convolutifs (CNN), les modèles génératifs ou les approches hybrides. Les travaux incluront l'optimisation des modèles pour une inférence rapide et une généralisation robuste, tout en réduisant les coûts de fabrication.

Ce projet s'inscrit dans une démarche d'amélioration des procédés de microfabrication, avec des applications potentielles dans l'industrie des semi-conducteurs. Les résultats attendus contribueront à une meilleure compréhension des défauts de surface et à l'optimisation des processus de production.

Université / école doctorale

Electronique, Electrotechnique, Automatique, Traitement du Signal (EEATS)
Université Grenoble Alpes

Localisation du sujet de thèse

Site

Grenoble

Critères candidat

Formation recommandée

bac +5 en programmation Python, et analyse d'images

Demandeur

Disponibilité du poste

01/09/2026

Personne à contacter par le candidat

BALAN Viorel < e-mail verwijderd om veiligheidsredenen >
CEA
DRT/DPFT
CEA LETI
MINATEC CAMPUS
B.41-26/303
17 Rue des Martyrs
Grenoble
+33 438 78 32 36

Tuteur / Responsable de thèse

BARRAGAN Manuel < e-mail verwijderd om veiligheidsredenen >
CNRS
Laboratoire TIMA
46, avenue Félix Viallet
38031 GRENOBLE Cedex France
33 4 76 57 46 81

En savoir plus

Uiterste sollicitatiedatum

Zolang de vacature online is

Opleidingsniveau

Doctoraat/PhD

Jobdomeinen

Technologie

Meer informatie over het bedrijf

CEA

Nos énergies pour l'avenir